PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-022582

(43)Date of publication of application: 26.01.2001

(51)Int.CI.

7/00

(21)Application number: 11-195409

(71)Applicant : HITACHI LTD

(22)Date of filing:

09.07.1999

(72)Inventor: YAMADA TETSUYA

HAYASHI TOMOICHI NAKANO SADASHIGE

TSUNODA MASANOBU


NISHII OSAMU

(54) MICROPROCESSOR OF LOW POWER CONSUMPTION AND MICROPROCESSOR SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the useless power consumption of a floating-point arithmetic unit which is contained in a microprocessor.

SOLUTION: In regard to an instruction string which is supplied from an instruction cache 108, an instruction invalidating circuit 109 replaces an instruction using no floating-point arithmetic unit for an invalid instruction. Then the invalid instruction is held by a floating-point instruction register 111 and supplied to a floating-point decoder 119 contained in the floating-point arithmetic unit. If the invalid instructions are continued in such a constitution, these instructions are applied to a floating point data path 123. Thus, the power consumption of the decoder 119 and a floating-point register 121 can be reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]



MicroPatent® Worldwide PatSearch: Record 1 of 4

Family of JP2001022582 How It Works

Family of JP2001022582

No additional family members are found for this document

PatentWeb Home

Return to Patent List Record

Help

For further information, please contact: Technical Support | Billing | Sales | General Information

部部

受付番号 319901235JP01

前の案件 再表示 外国費用 費用負担元 戦略が 本等 メモ J S 技術的 関連 SGPAT 法的関連連 明中 書類 出願人抄録 ドド・エガー 発明者

SL S H 9/38 S (中年) (中年) 5 T Y (中研) (中年) マント **G06F** 62 題 被 類 別 伊 安 泉 森 依類 時依 類元 依時利 移間先賴権元 管合 確 題 所 題 セッサ 年問題 谷間日留合 4 - O C - D 01 数 自社単独出 願 1501DAAB02 1999/07/09 491A* H24* 回路に無関係な命令列を均一な無効命令列に置きかえる低消費電力プロ 低消費電カマイクロプロセツサおよびマイクロプロセツサシステム 日立 日立 × 依頼元整理番 号 公知起算日 7 出願名義 最新評価 出願人数 戦略特許 社外関係 異謀結果 原出願日 手続担当 料金担当 製品コー 異翻 備老 山田哲也 林伴一 中野定樹 津野田賢伸 西井修 田 1999/07/08 1999/07/09 匮 植田純人 (US) 年 中田 保留 作夫田 雷軍部門 后 田 **正祖** 審請室次 担岩 五 孫 廷 廷 生 車 代 中 理 番 権利 権利 処理ケース(3) 外注先(USAN) 1999/04/15 1999/07/08 P11-195409 1999/07/09 2001/01/26 (公国) 319901235 P2001-022582 JP01 無過 0 年金納付 PAS等 権利消滅 関連出願 外国処理 出願処分 発明者 指定国 受付 発送 種類 比翻 公開 公告 廢 名称 審判 П

数点演算ユニットの無合される命令列においるを無効命令に置き換数点演算ユニット内の 連続した場合、浮動小

【課題】浮動小数点演算ユニットを持つプロセッサにおいて、浮動小数駄な電力消費を削減する。【解決手段】命令キャッシュ10.8から供給て、命令無効化回路109で浮動小数点演算ユニットを使用しない命令え、その無効命令を浮動小数点命令レジスタ111に保持し、浮動小数え、その無効命令を浮動小数点命令レジスタ111に保持し、浮動小数学、やの無効命令を浮動小数点命令レジスタ111に保持し、浮動小数学、大の無効命令を浮動小数点命令レジスタ1119に供給するように構成される。無効命令が連浮動小数点デコーダ119に供給するように構成される。無効命令が連

旗脚

٠	数点データパス123に加え、浮動小数点デコーダ119と浮動小数点レジスタ121の消費電力が削減できる。
中間	出願書類:1999/07
費用負担	(中研) (100%)
出願人	日文(100,100)
メモ	
出願状況	JP01 US01

戻る

				出願状況					
No 受付番号	国名	種類	出願番号	出願日(遡及)	登録番号	登録日	出願処分	处分日	湖了日
1 319901235JPG	1 日本	通常	P11-195409	1999/07/09					.
2 319901235US0	*	通常	P09/603965	2000/00/26					
出 中間 発明者 願 <u>中</u> 歴 人	法的関連	技術的 関連	5 P A 戦略が S等 1/-7	的 費用負 外国 担元 費用	再表示	前の案件	次の案件	##	区区

メモ SGPAT 書類 願人 抄録 トボイト出土

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-22582

(P2001-22582A)

(43)公開日 平成13年1月26日(2001.1.26)

(51) Int.CL7 G 0 6 F	0/20	識別記号	FI	FI		
	9/38 7/00	370	G06F	9/38	テーマコード(参 370C 5B01	
	9/318			7/00	A 5B02	2
	5/010		•	9/30	320C 5B03	3

審査請求 未請求 請求項の数62 OL (全 17 頁)

(21)出願番号	特顧平11-195409	(71) 出頭人 000005108
(22)出顧日	平成11年7月9日(1999.7.9)	株式会社自立製作所 東京都千代田区神田駿河台四丁目 6 番地 (72)発明者 山田 哲也 東京都国分寺市東恋ケ塩一丁目280番地
	,	株式会社日立製作所中央研究所内 (72)発明者 林 伴一 東京都国分寺市東恋ケ塩一丁目280番地
	1	株式会社日立製作所中央研究所内 (74)代理人 100075096 弁理士 作田 康夫


最終頁に続く

(54) 【発明の名称】 低消費電力マイクロプロセッサおよびマイクロプロセッサシステム

(57)【要約】

【課題】浮動小数点演算ユニットを持つプロセッサにおいて、浮動小数点演算ユニットの無駄な電力消費を削減する。

【解決手段】命令キャッシュ108から供給される命令列において、命令無効化回路109で浮動小数点演算ユニットを使用しない命令を無効命令に置き換え、その無効命令を浮動小数点命令レジスタ111に保持し、浮動小数点演算ユニット内の浮動小数点デコーダ119に供給するように構成される。無効命令が連続した場合、浮動小数点データパス123に加え、浮動小数点デコーダ119と浮動小数点レジスタ121の消費電力が削減できる。



【特許請求の範囲】

. (

【請求項1】命令処理回路と、

前記命令処理回路の出力をデコードする命令デコーダと、前記命令デコーダのデコード結果に従い演算を行う 演算器とを有し、前記命令処理回路は、入力された命令が所定命令の場合、前記入力された命令を前記命令デコーダに出力し、入力された命令が前記所定命令以外の命令の場合、前記入力された命令とは異なる第1の命令を前記命令デコーダに出力することを特徴とするマイクロプロセッサ。

【請求項2】前記命令処理回路は、命令判定回路と命令選択回路とを有し、前記命令判定回路は、前記命令処理回路に入力された命令が前記所定命令であるか否かを判定し、前記命令選択回路は、前記判定の結果に基づき、前記入力された命令か前記第1の命令かの何れかを選択して前記命令デコーダに出力することを特徴とする請求項1記載のマイクロプロセッサ。

【請求項3】前記所定命令は、前記演算器に演算を行わせるための命令であることを特徴とする請求項1または2記載のマイクロプロセッサ。

【請求項4】前記第1の命令は、NOP命令であることを特徴とする請求項1乃至3記載のマイクロプロセッサ。

【請求項5】前記第1の命令は特定のコードの命令であることを特徴とする請求項1乃至3記載のマイクロプロセッサ。

【請求項6】前記演算器は、特定演算回路の演算器であることを特徴とする請求項1乃至5記載のマイクロプロセッサ。

【請求項7】前記特定演算回路はFPUであることを特徴とする請求項6記載のマイクロプロセッサ。

【請求項8】前記演算器は、第1のラッチに格納されたデータの演算を行い、演算結果を第2のラッチに出力し、前記命令デコーダに前記第1の命令が入力されたとき、前記第1のラッチと前記第2のラッチとに対して供給されるクロックが停止させることを特徴とする請求項1乃至7記載のマイクロプロセッサ。

【請求項9】前記マイクロプロセッサは、更に、命令を 受ける第2のレジスタと、

前記第2のレジスタに接続された第2の命令デコーダ と、前記第2の命令デコーダの出力によって制御される 第2の演算器とを有し、前記命令処理回路に供給される 命令と前記第2のレジスタとに入力される命令とは同じ 命令であることを特徴とする請求項1乃至8記載のマイ クロプロセッサ。

【請求項10】前記マイクロプロセッサは、同一の半導体基板上に形成されていることを特徴とする請求項1乃至9記載のマイクロプロセッサ。

【請求項11】命令が入力される命令処理回路と、前記命令処理回路の出力を受ける命令レジスタと、前記命令

レジスタの出力をデコードする命令デコーダと、前記命令デコーダのデコード結果に従い演算を行う演算器とを有し、前記命令処理回路は、入力された命令が所定命令以外の場合、前記命令レジスタに供給するクロックを停止させることを特徴とするマイクロプロセッサ。

【請求項12】前記命令処理回路は、命令判定回路と、クロックが供給されてクロックを前記命令レジスタに供給する制御回路とを有し、前記命令判定回路は、前記命令処理回路に入力された命令が前記所定命令であるか否かを判定し、前記判定の結果を前記制御回路に出力し、前記制御回路は、前記判定の結果に基づき、前記入力された命令が前記所定命令以外の命令の場合、前記命令レジスタに供給するクロックを停止させることを特徴とする請求項11記載のマイクロプロセッサ。

【請求項13】前記命令処理回路は、命令判定手段と制御手段とを有し、前記命令判定手段は、前記命令処理回路に入力された命令が前記所定命令であるか否かを判定し、前記判定の結果を前記制御手段に出力し、前記制御手段は、前記判定の結果に基づき、前記入力された命令が前記所定命令以外の命令の場合、前記命令レジスタに供給するクロックを停止させることを特徴とする請求項11記載のマイクロプロセッサ。

【請求項14】前記所定命令は、前記演算器に演算を行わせるための命令であることを特徴とする請求項11乃至13記載のマイクロプロセッサ。

【請求項15】前記演算器は、特定演算回路の演算器であることを特徴とする請求項11乃至14記載のマイクロプロセッサ。

【請求項16】前記演算器は、第1のラッチに格納されたデータの演算を行い、演算結果を第2のラッチに出力し、前記命令処理回路に入力された命令が、前記所定命令以外の場合、前記第1のラッチと前記第2のラッチとに対して供給されるクロックが停止させることを特徴とする請求項11乃至15記載のマイクロプロセッサ。

【請求項17】前記マイクロプロセッサは、更に、命令を受ける第2のレジスタと、前記第2のレジスタに接続された第2の命令デコーダと、前記第2の命令デコーダの出力によって制御される第2の演算器とを有し、前記命令処理回路に供給される命令と前記第2のレジスタとに入力される命令とは同じ命令であることを特徴とする請求項11万至16記載のマイクロプロセッサ。

【請求項18】前記マイクロプロセッサは、同一の半導体基板上に形成されていることを特徴とする請求項11 乃至17記載のマイクロプロセッサ。

【請求項19】命令処理回路と、前記命令処理回路の出力をデコードする命令デコーダと、前記命令デコーダのデコード結果に従い演算を行う演算器とを有し、前記命令処理回路は、入力された命令が所定命令以外の場合、前記入力された命令を前記命令デコーダに供給しないことを特徴とするマイクロプロセッサ。

【請求項20】前記命令処理回路は、命令判定回路とスイッチ回路とを有し、前記命令判定回路は、前記命令処理回路に入力された命令が前記所定命令であるか否かを判定して前記判定の結果を前記スイッチ回路に出力し、前記スイッチ回路は、前記判定の結果に基づき、前記入力された命令が前記所定命令以外の命令の場合、前記命令判定回路と前記命令デコーダとの接続を開放させることを特徴とする請求項19記載のマイクロプロセッサ。

į

【請求項21】前記所定命令は、前記演算器に演算を行わせるための命令であることを特徴とする請求項19または20記載のマイクロプロセッサ。

【請求項22】前記演算器は、特定演算回路の演算器であることを特徴とする請求項19乃至21記載のマイクロプロセッサ。

【請求項23】前記特定演算回路はFPUであることを 特徴とする請求項22記載のマイクロプロセッサ。

【請求項24】前記演算器は、第1のラッチに格納されたデータの演算を行い、演算結果を第2のラッチに出力し、前記命令処理回路に入力された命令が、前記所定命令以外の場合、前記第1のラッチと前記第2のラッチとに対して供給されるクロックが停止させることを特徴とする請求項19乃至23記載のマイクロプロセッサ。

【請求項25】前記マイクロプロセッサは、更に、命令を受ける第2のレジスタと、

前記第2のレジスタに接続された第2の命令デコーダと、前記第2の命令デコーダの出力によって制御される第2の演算器とを有し、前記命令処理回路に供給される命令と前記第2のレジスタとに入力される命令とは同じ命令であることを特徴とする請求項19乃至24記載のマイクロプロセッサ。

【請求項26】前記マイクロプロセッサは、同一の半導体基板上に形成されていることを特徴とする請求項19 乃至25記載のマイクロプロセッサ。

【請求項27】メモリからの命令が入力される命令処理回路と、前記命令処理回路の出力をデコードする第1のデコーダと、前記第1のデコーダのデコード結果に従い演算を行う第1の演算器と、前記命令処理回路の出力をデコードする第2のデコーダと、前記第2のデコーダのデコード結果に従い演算を行う第2の演算器とを有し、前記命令処理回路に入力された命令が第2の演算器に演算を行わせる命令でない場合、前記第2のデコーダの消費電力を前記第1のデコーダの消費電力に対して低減させることを特徴とするマイクロプロセッサ。

【請求項28】前記命令処理回路は、前記命令処理回路に入力された命令が前記第2の演算器に演算を行わせる命令でない場合、前記第2のデコーダに対して、前記入力された命令とは異なる命令を出力することを特徴とする請求項27記載のマイクロプロセッサ。

【請求項29】前記異なる命令とは、NOP命令であることを特徴とする請求項28記載のマイクロプロセッ

サ。

【請求項30】前記マイクロプロセッサは、前記命令処理回路と前記第2のデコーダとの間に命令レジスタを有し、前記命令処理回路は、前記命令処理回路に入力された命令が前記第2の演算器に演算を行わせる命令でない場合、前記命令レジスタに供給するクロックを停止することを特徴とする請求項27記載のマイクロプロセッサ。

【請求項31】前記マイクロプロセッサは、前記命令処理回路と前記第2のデコーダとの間にスイッチ回路を有し、前記命令処理回路は、前記命令処理回路に入力された命令が前記第2の演算器に演算を行わせる命令でない場合、前記スイッチ回路を制御し、前記命令処理回路と前記第2のデコーダとの接続を解除することを特徴とする請求項27記載のマイクロプロセッサ。

【請求項32】命令処理回路と、

前記命令処理回路の出力をデコードする第1のデコーダ と、前記第1のデコーダのデコード結果に従い演算を行 う第1の演算器と、前記命令処理回路の出力をデコード する第2のデコーダと、前記第2のデコーダのデコード 結果に従い演算を行う第2の演算器とを有し、前記命令 処理回路は、前記命令処理回路に入力された命令が前記 第2の演算器に演算を行わせる命令でない場合、前記第 2のデコーダに対して、前記入力された命令とは異なる 命令を出力することを特徴とするマイクロプロセッサ。

【請求項33】前記異なる命令は、NOP命令であることを特徴とする請求項32記載のマイクロプロセッサ。

【請求項34】前記第1の演算器はALUであり、第2の演算器は特定演算回路の演算器であることを特徴とする請求項32または33記載のマイクロプロセッサ。

【請求項35】前記特定演算回路は、FPUであることを特徴とする請求項34記載のマイクロプロセッサ。

【請求項36】前記第2の演算器は、第1のラッチに格納されたデータの演算を行い、演算結果を第2のラッチに出力し、前記命令処理回路に入力された命令が前記第2の演算器に演算を行わせる命令でない場合、前記第1のラッチと前記第2のラッチとに対して供給されるクロックが停止させることを特徴とする請求項32乃至35記載のマイクロプロセッサ。

【請求項37】前記命令処理回路は、前記命令処理回路に入力された命令が前記第1の演算器に演算を行わせる命令でない場合、前記第1のデコーダに対して、前記入力された命令を出力しないことを特徴とする請求項32乃至36記載のマイクロプロセッサ。

【請求項38】前記マイクロプロセッサは、同一の半導体基板上に形成されていることを特徴とする請求項32 乃至37記載のマイクロプロセッサ。

【請求項39】命令処理回路と、前記命令処理回路の出力をデコードする第1のデコーダと、前記第1のデコーダのデコード結果に従い演算を行う第1の演算器と、前

記命令処理回路の出力をデコードする第2のデコーダ と、前記第2のデコーダのデコード結果に従い演算を行 う第2の演算器とを有し、前記命令処理回路は、前記命 令処理回路に入力された命令が前記第2の演算器に演算 を行わせる命令でない場合、前記第2のデコーダに対し て、前記入力された命令を出力しないことを特徴とする マイクロプロセッサ。

【請求項40】前記命令処理回路は、前記命令処理回路に入力された命令が前記第2の演算器に演算を行わせる命令でない場合、前記第2のデコーダに対して、前記入力された命令とは異なる命令を前記第2のデコーダに供給することを特徴とする請求項39記載のマイクロプロセッサ。

【請求項41】前記マイクロプロセッサは、更に、前記命令処理回路の出力が入力され、その出力が前記第2のデコーダに入力される命令レジスタを有し、前記命令処理回路は、更に、制御回路を有し、前記制御回路は、前記命令処理回路に入力された命令が前記第2の演算器に演算を行わせる命令でない場合、前記命令レジスタに供給するクロックを停止させることを特徴とする請求項39記載のマイクロプロセッサ。

【請求項42】前記マイクロプロセッサは、更に、前記命令処理回路の出力が入力され、その出力が前記第2のデコーダに入力されるスイッチ回路を有し、前記命令処理回路は、更に、制御回路を有し、前記制御回路は、前記命令処理回路に入力された命令が前記第2の演算器に演算を行わせる命令でない場合、前記スイッチ回路を制御して、前記命令処理回路と前記第2のデコーダとの接続を開放させることを特徴とする請求項39記載のマイクロプロセッサ。

【請求項43】前記第1の演算器はALUであり、第2 の演算器は特定演算回路の演算器であることを特徴とす る請求項39乃至42記載のマイクロプロセッサ。

【請求項44】前記特定演算回路は、FPUであることを特徴とする請求項43記載のマイクロプロセッサ。

【請求項45】前記第2の演算器は、第1のラッチに格納されたデータの演算を行い、演算結果を第2のラッチに出力し、前記命令処理回路に入力された命令が前記第2の演算器に演算を行わせる命令でない場合、前記第1のラッチと前記第2のラッチとに対して供給されるクロックが停止させることを特徴とする請求項39乃至44記載のマイクロプロセッサ。

【請求項46】前記命令処理回路は、前記命令処理回路に入力された命令が前記第1の演算器に演算を行わせる命令でない場合、前記第1のデコーダに対して、前記入力された命令を出力するしないことを特徴とする請求項39万至45記載のマイクロプロセッサ。

【請求項47】前記マイクロプロセッサは、同一の半導体基板上に形成されていることを特徴とする請求項39 乃至46記載のマイクロプロセッサ。 【請求項48】命令処理手段と、前記命令処理手段の出力をデコードする第1のデコード手段と、前記第1のデコード手段のデコード結果に従い演算を行う演算器とを有し、前記命令処理手段は、入力された命令が所定命令以外の場合、前記入力された命令を前記第1のデコード手段に供給しないことを特徴とするマイクロプロセッサ。

【請求項49】前記所定命令は、特定演算回路の演算器 に演算を行わせるための命令であることを特徴とする請 求項48記載のマイクロプロセッサ。

【請求項50】前記演算器は、第1のラッチに格納されたデータの演算を行い、演算結果を第2のラッチに出力し、前記命令処理手段に入力された命令が、前記所定命令以外の場合、前記第1のラッチと前記第2のラッチとに対して供給されるクロックが停止させることを特徴とする請求項48または49記載のマイクロプロセッサ。

【請求項51】前記マイクロプロセッサは、更に、命令を受ける第2のレジスタと、

前記第2のレジスタに接続された第2のデコード手段 と、前記第2のデコード手段の出力によって制御される 第2の演算器とを有し、前記命令処理回路に供給される 命令と前記第2のレジスタとに入力される命令とは同じ 命令であることを特徴とする請求項48乃至50記載の マイクロプロセッサ。

【請求項52】命令が入力される命令処理回路と、前記命令処理回路の出力が入力される命令デコーダと、前記命令デコーダのデコード結果に従って演算を行う演算器とを有し、前記命令処理回路は、入力された命令とは異なる第1の命令か前記入力された命令かの何れかを選択して出力する選択回路と、前記入力された命令の所定ビットが入力される判定回路とを有し、前記判定回路は、前記所定ビットが第1の状態であった場合、前記選択回路を制御して前記第1の命令を前記命令デコーダに出力し、前記判定回路は、前記所定ビットが第1の状態でなかった場合、前記選択回路を制御して前記入力された命令を前記命令デコーダに出力することを特徴とするマイクロプロセッサ。

【請求項53】命令が入力される命令処理回路と、前記命令処理回路の出力が入力される命令デコーダと、前記命令デコーダのデコード結果に従って演算を行う演算器とを有し、前記命令処理回路は、入力された命令とは異なる第1の命令か前記入力された命令かの何れかを選択して出力する選択回路と、制御レジスタとを有し、前記制御レジスタの所定ビットが第1の状態であった場合、前記選択回路を制御して前記第1の命令を前記命令デコーダに出力し、前記制御レジスタの所定ビットが第1の状態でなかった場合、前記選択回路を制御して前記入力された命令を前記命令デコーダに出力することを特徴とするマイクロプロセッサ。

【請求項54】前記第1の命令は、NOP命令であるこ

とを特徴とする請求項52または53記載のマイクロプロセッサ。

į

【請求項55】前記第1の命令は特定のコードを有する命令であることを特徴とする請求項52または53記載のマイクロプロセッサ。

【請求項56】前記演算器は、特定演算回路の演算器であることを特徴とする請求項52乃至55記載のマイクロプロセッサ。

【請求項57】命令が入力される命令処理回路と、前記命令処理回路の出力が入力される命令デコーダと、前記命令デコーダのデコード結果に従って演算を行う演算器とを有し、前記命令処理回路は、前記入力された命令の所定ピットが入力される判定回路と、前記判定回路の出力を受ける制御回路とを有し、前記判定回路は、前記所定ピットが第1の状態であった場合、前記制御回路を制御して前記命令デコーダの動作を停止させることを特徴とするマイクロプロセッサ。

【請求項58】クロック制御回路と、

命令が入力される命令処理回路と、前記命令処理回路の 出力が入力される命令レジスタと、前記命令レジスタの 出力が入力される命令デコーダと、前記命令デコーダの デコード結果に従って演算を行う演算器とを有し、前記 命令処理回路は、前記入力された命令の所定ビットが入 力される判定回路と、前記クロック制御回路の出力と前 記命令レジスタとに接続されて前記判定回路の出力を受 けるスイッチ回路とを有し、前記判定回路は、前記所定 ビットが第1の状態であった場合、前記スイッチ回路を 制御して前記命令レジスタへのクロック供給を停止させ ることを特徴とするマイクロプロセッサ。

【請求項59】命令が入力される命令処理回路と、前記命令処理回路の出力が入力されるスイッチ回路と、前記スイッチ回路の出力が入力される命令デコーダと、前記命令デコーダのデコード結果に従って演算を行う演算器とを有し、前記命令処理回路は、前記入力された命令の所定ピットが入力される判定回路を有し、前記判定回路は、前記所定ピットが第1の状態であった場合、前記スイッチ回路を制御して前記命令処理回路と命令デコーダとの接続を開放することを特徴とするマイクロプロセッサ。

【請求項60】前記演算器は、特定演算回路の演算器であることを特徴とする請求項57乃至59記載のマイクロプロセッサ。

【請求項61】請求項19乃至26記載のマイクロプロセッサを搭載したことを特徴とする電池での動作が可能な携帯電子機器。

【請求項62】請求項39乃至47記載のマイクロプロセッサを搭載したことを特徴とする電池での動作が可能な携帯電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マイクロプロセッサに関する。例えば、浮動小数点演算ユニット (FPU) 又はディジタル信号処理プロセッサ (DSP) のように特定用途の専用回路を有するコプロセッサを有し、PDAやモバイルコンピュータのような電池駆動の携帯用電子機器において使用される低消費電力型マイクロプロセッサに適用して有用な技術に関する。更には、前記マイクロプロセッサを組み込んだマイクロプロセッサに適用して有用な技術に関する。

[0002]

【従来の技術】携帯用電子機器に搭載されるマイクロプロセッサは、演算の高速処理に加え、電池駆動において長時間の使用を可能とするべく低電力化を達成する必要がある。演算の高速処理を達成するためには、マイクロプロセッサに、FPUなどのコプロセッサを設ける技術などが知られている。

【0003】また、マイクロプロセッサの低電力技術としては以下が知られている。

【0004】まず、携帯用電子機器では待機時間が多いため、待機時用の低消費電力モードを用意し、待機時にはマイクロプロセッサを動作させるためのクロック周波数を下げる方法がある。具体的な構成としては、クロック周波数を下げるためのクロック分周器を有し、低消費電力モードが選択された際、マイクロプロセッサに前記分周器で分周された周波数を供給する。このことにより、クロック消費電力及び単位時間あたりのトランジスタのスイッチングによる電力が削減され、マイクロプロセッサの低消費電力化が達成される。

【0005】また、待機時にクロック周波数を下げる方 法とは異なり、使用しないモジュールに供給するクロッ クを遮断する方法がある。例えば、ユーザーブレークコ ントローラは、プログラムのデバッグを容易にするため の回路であるため、通常のプロセッサ動作時には動作し ていない。ユーザーブレークコントローラなど、通常時 動作しないモジュールに対しては、通常時にクロックを 遮断しても問題は生じない。クロックを遮断すること は、前述した、供給するクロック周波数を下げる方法に 比べて低電力化の効果が大きい。クロック遮断を行う具 体的な構成としては、クロックの遮断を制御するための 制御レジスタにモジュール単位で使用しないモジュール を設定しておき、低消費電力を実行するためのクロック 停止命令を実行することにより、前記制御レジスタに設 定されているモジュールのクロックを停止させる。この 方法では、制御レジスタに設定されたモジュールの消費 電力が0となる。制御レジスタに設定されたモジュール を使用する際は、割り込みにより所定のモジュールを復 帰させ、クロックの供給を再開させる。しかし、モジュ ール毎にクロックの供給や遮断を行う方法は、制御レジ スタに値を設定するなどのオーバーヘッドが大きくな り、モジュールの実行又は停止が頻繁に切り替わるモジ

コールには対しては適さない。特開平8-101820 号では、オペレーションを行う部分であるデータパスの 電力削減のために、データパスでオペレーションが行われない場合、データパス部の内部回路の動作を停止さを も制御信号NOP (No operation) 信号を 生成する方式が示されている。命令をデコードし、データパス部でオペレーションが行われない命令であった場合、1ビットのNOP信号CC=1を 出力する。NOP信号CC=1のとき、データパス不能 はのラッチを更新しないようにし、制御信号をないようにし、入出力データを固定とする。このとき、入力データと制御信号が変化しないので、データパスのスナッチングを行わないため低消費電力化が可能となる。

[0006]

【発明が解決しようとする課題】上記に示した、データバス部の内部回路の動作を停止させる制御信号NOP信号を生成する方式は、以下の問題点を抱えている。

【0007】NOP信号生成方式は、データバスの電力削減が目的であるため、制御部のデコーダで消費する電力は削減されない。制御部のデコーダは、命令発行制御に加え、例外処理、制御信号生成論理等があり、そこで消費される電力は無視できない。

【0008】更に、電力削減回路は付加回路であることが望ましい。何故なら、例えば、IP(Intellectual Property)による機能部品をコプロセッサとして使用する場合、組み込むIPとしてのコプロセッサの内部に手を加えずに、組み込むIP部位以外に電力削減用の回路を付加するようにすれば、IP回路内部を変更する場合に対して検証工数が削減できる。

【0009】そこで、本発明の目的は、デコーダ等の制御部及びデータバス部の電力を削減し、かつ電力削減のための付加回路を設ける構成とすることで、低消費電力化と構成の容易化を図ったマイクロプロセッサを提供することである。

【0010】本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び図面から明らかになるであろう。

[0011]

【課題を解決するための手段】上記目的を達成するため、本発明の代表的な実施形態のマイクロプロセッサでは、命令が入力される判定回路と、前記判定回路によって制御される命令選択回路と、前記命令をデコードする命令デコーダと、前記命令デコーダのデコード結果に従い演算を行う演算回路とにより構成され、前記命令選択回路は、前記演算回路に演算を行わせるための命令とは異なる命令が前記判定回路に入力されたとき、前記命令デコーダに第1の命令を供給することを特徴とする。これにより、無関係な命令が入力されたとき、デコーダ内部におけるスイッチング回数が減少し、トランジスタの

スイッチング回数が減少し、トランジスタの貫通電流が削減され、デコーダでの消費電力が削減される。

【0012】更に、本発明の別の代表的な実施形態のマイクロプロセッサでは、命令が入力される判定回路と、前記判定回路によって制御される命令無効化回路と、前記命令を受ける命令レジスタと、前記命令レジスタと、前記命令デコードする命令デコーダと、前記命令デコーダと、前記命令デコーダの前記の首に演算を行う演算回路とに演算を行う演算回路に、前記命令無効化回路は、前記演算回路に、演算を行う演算の路に、前記命令とは異なる命令が前記判定回路に、方力されたとき、前記命令レジスタに供給するクロッジスタに供給するクロッジスタの争とはより、命令レジスタに供給するクロッジスタの争とする。これにより、命令レジスタに供給するのではある。これにより、命令レジスタに供給するのではある。これにより、命令レジスタに供給するのではある。これにより、一人での消費電力が削減される。

【0013】更に、本発明の他の代表的な実施形態のマイクロプロセッサでは、命令が入力される判定回路と、前記判定回路によって制御される命令無効化回路と、前記命令を受けるスイッチ回路と、前記スイッチ回路のガードする命令デコーダと、前記命令デコーダのデコード結果に従い演算を行う演算回路とにより構成され、前記命令無効化回路は、前記演算回路に演算を行わせるための命令とは異なる命令が前記判定回路に入力されたとき、前記スイッチ回路を開放し、前記命令デコーダに命令を供給することを停止させる特徴とする。これにより、上記と同様に命令デコーダでの消費電力の削減が可能となる。

[0014]

【発明の実施の形態】以下、本発明の代表的な実施形態 を図面を用いて説明する。

【0015】図1は、マイクロプロセッサとその周辺の構成を示している。マイクロプロセッサ101は一つの半導体基板上に形成されている。マイクロプロセッサはパスインタフェースユニット(BIU:Bus Interface Unit)6を介してデータバス4とアドレスバス5とに接続されている。データバス4とアドレスバス5とは、図ではメインメモリ3に接続されている。データバス及びアドレスバスには、メインメモリ以外の外部デバイスに接続される構成も可能であるが、本明細書では省略している。また、半導体装置の集積度の向上に伴い、データバス、アドレスバス及びメインメモリをマイクロプロセッサと同一の基板上に形成しても良い。

【0016】前記マイクロプロセッサは、前述したBIU6の他、データキャッシュ7、命令キャッシュ8、中央処理装置(CPU:Central Processing Unit)1、浮動小数点演算ユニット(FPU:Floating Point Unit)2及びクロックパルスジェネレータ(CPG:ClockPul

se Generator) 18とを有する。マイクロプロセッサは、前記以外に、メモリを制御するためのDMAC(Direct Memory Access Controler) 等を有することも可能であるが、本明細書及び図面では省略している。

【0017】マイクロプロセッサ内に形成されているF PUは、浮動小数点の演算を集中的に処理するためのコ プロセッサである。但し、マイクロプロセッサ内に形成 されるコプロセッサは、FPUに制限されることはな く、FPU以外、DSP等のように、CPUの処理を補 完するための専用処理回路であればよい。更に、専用処 理回路に限定されることも無く、複数CPUで構成され たマイクロプロセッサにおけるそれぞれのCPUであっ てもよい。本明細書では、複数のCPUで構成されたマ イクロプロセッサにおけるCPUについても、本発明の 趣旨を逸脱しない範囲で、コプロセッサと称することと する。また、図1では、CPUとコプロセッサであるF PUとは同一の半導体基板上に形成されていることにな っているが、コプロセッサを別チップで構成することも 可能である。コプロセッサを別チップで構成した場合、 チップが複数となり実装効率は低下するが、CPUと同 一基板上にコプロセッサを形成するための半導体装置の 設計の必要が無く、既存のコプロセッサチップをCPU に接続することが可能となり生産が容易となる。本明細 書では、便宜上、コプロセッサを別チップとした場合で も、CPUチップとコプロセッサチップとを併せてマイ クロプロセッサと呼称するものとする。

【0018】メインメモリ3はプログラム及びデータを格納している。データバス4は、マイクロプロセッサとメモリ間で行われるデータ転送の経路となる。アドレスバス5は、マイクロプロセッサとメモリとがデータの転送を行う際、マイクロプロセッサからメモリ等へ、アドレスを転送する際の経路となる。BIU6はメインメモリや外部デバイスと間のアドレス及びデータ転送の制御を行う。データキャッシュ7は、マイクロプロセッサ内のCPU及びFPUで処理される或いは処理されたデータを格納する。命令キャッシュ8は、CPU及びFPUで実行される命令を格納する。CPG18は、CPU及びFPUで実行される命令を格納する。CPG18は、CPU及びFPUの動作クロックを生成する。

【0019】以下、CPU1とFPU2の具体的な構成について示す。CPUは命令IAを受け取り、命令レジスタ10に命令を格納する。FPUも同様に、命令キャッシュから命令IAを受取、命令レジスタ11に命令を格納する。CPUの命令とFPUの命令とは、同一の命令キャッシュに記憶されている。命令キャッシュから出力される命令は、CPU側の命令レジスタとFPU側の命令レジスタとに並列に供給される。それぞれのレジスタへと分岐する方法については、分岐手段で行うことが可能である。単なる半導体基板上の金属やシリコン化合物で形成された配線をそれぞれ同じ幅で分岐するなどの

方法があるが、特に制限されない。CPU命令レジスタ 10及びFPU命令レジスタ11は、CPG18で生成 されたCLK1の立上がりで変化するエッジトリガラッ チである。但し、図面で示している如く、命令キャッシ ュとFPU側の命令レジスタとの間には、本発明の特徴 である無効化回路9が形成されている。無効化回路につ いては後述する。図面では、命令レジスタ10及び無効 化回路とは命令キャッシュからの命令を受ける構成とな っているが、特に制限されることなく、直接メインメモ リから命令を受ける構成でも良い。更には、メインメモ リ以外から命令を受ける構成であっても良い。また、F PUの命令レジスタ11はCPU内に形成されている が、FPU内に形成してもよい。IPとして、FPUを CPUと同一の半導体基板上に形成する場合、或いは別 チップとしてFPUをCPUに接続する場合において、 組み込むFPUに命令レジスタが形成されているかされ ていないかによって異なる。また、無効化回路もCPU 側に形成されているが、FPU以外のコプロセッサをC PUに接続した場合、或いは従前とは異なるFPUを接 続した場合、無効化回路がCPU内にあれば、導入する FPUの内部回路の変更が不要となり、導入が容易とな る。一方、FPUを提供することを考えると、提供する FPUに無効化回路があればCPU側の回路変更が不要 となる。つまり、無効化回路をCPU或いはコプロセッ サの何れに形成するかは、設計及び顧客との関係等によ り変更することが可能である。但し、無効化回路とレジ スタとがFPU内に形成された場合、供給される命令は CPUを経由しないと言うことも可能だが、その場合に ついても、本明細書では便宜上、CPUを経由してFP Uに供給される、と見なす。また、FPUがメモリから 命令を受ける際、無効化回路を通してレジスタ11に命 令がフェッチされる構成となっているが、無効化回路と レジスタ11の順序は逆であってもよい。但し、命令レ ジスタの前に無効化回路を設けることで有利な点はある が、それについては後述する。前述した如く、CPUと FPUとの何れに無効化回路及びレジスタが形成されて いるかによってその構成は変更することが可能である。

【0020】CPU命令レジスタ10にフェッチされた命令はCPU内の整数デコーダ12に送られ、命令のデコードが行われる。整数デコーダ12は、整数レジスタ14のリード/ライト制御信号を出力する。また、整数デコーダ12の出力制御信号はラッチ手段13でラッチされ、演算を行うALU16に対して演算処理のための制御信号として出力される。又、CPUと無関係の命令例えば、NOP(NoOperation)命令では、NOP(NoOperation)命令では、NOPの合が整数デコーダ12に入力された場合、整数デコーダ12は、ALUの入力ラッチ15、出力ラッチ17に対し、クロックイネーブル信号"0"("0"はデ

イスエーブルの意味)を出力し、クロックを停止するこ とによりラッチ更新を防ぐ。一方、FPU命令レジスタ 11にフェッチされた命令はCPUモジュールからFP Uモジュールに送られ、浮動小数点デコーダ19によっ て命令のデコードが行われる。浮動小数点デコーダ19 は、浮動小数点レジスタ21のリード/ライト制御信号 CAを出力する。浮動小数点データや浮動小数点演算結 果を保持する浮動小数点レジスタ21は、制御信号CA に従って、データInAがラッチ22に出力され、ラッ チされる。ラッチ22にラッチされたデータは演算部で ある浮動小数点データパス23に入力される。また、浮 動小数点デコーダ19より出力される制御信号は、ラッ チ20にてラッチされ、ラッチ20は浮動小数点データ パスの制御信号CBを出力する。ラッチ22と20と は、CPG18によって出力されるCLK2の立上がり で変化するエッジトリガラッチである。浮動小数点デー タパス23はラッチ22より出力される浮動小数点演算 のためのデータを入力し、浮動小数点演算の結果として の出力〇Aは、ラッチ24にラッチされる。ラッチ24 はCLK1の立上がりで変化するエッジトリガラッチで ある。ラッチ24の出力OBはレジスタに21入力さ れ、演算結果がレジスタに書き込まれる。データパス入 カラッチ22とデータバス出力ラッチ24とはそれぞ れ、ラッチのイネーブル信号EAまたはEBによってラ ッチの更新が制御される。ラッチのイネーブル信号E A、EBは、それぞれ浮動小数点デコーダ、浮動小数点 デコーダラッチ出力から生成される。浮動小数点デコー ダに入力される命令がNOP命令の場合は、デコードに より、EA=EB=0を出力し、クロック信号とのAN Dにより、浮動小数点データパス入出カラッチへのクロ ック供給を停止する。NOP命令以外の場合は、EA= EB=1を出力し、浮動小数点データバス入出力ラッチ のクロックは供給される。上述した整数デコーダ及び浮 動小数点デコーダは、一般的には命令デコーダと呼ばれ るデコーダである。命令デコーダとは、一般的には、命 令レジスタからの命令を受け、演算器及び演算器に入力 されたり演算器から出力するデータをラッチするラッチ 回路等の装置を制御するための信号を生成するものであ る。

į

【0021】以下、本発明の特徴となる、上述したCPUモジュール内の無効化回路9についての説明を行う。命令キャッシュから読み出される命令は、上述した通り、CPU命令レジスタ10とにフェッチされると同時にFPUの命令無効化回路に入力される。その際、CPUに対してのみ関係する命令であり、FPUには無関係の命令が命令キャッシュから読み出された場合、無効化回路9はFPU命令レジスタに対してNOP命令を出力する。つまり、FPUに関係のない命令の場合、FPU命令レジスタにはNOP命令がフェッチされることとなる。FPUに無関係の命令が連続して命令キャッシュか

ら送られてくる際、FPU命令レジスタには常にNOP 命令がフェッチされる。それにより、FPUモジュール の浮動小数点デコーダ19は、FPUに無関係の命令が CPUで処理されている間、連続したNOP命令のデコ ードのみを行うこととなる。つまり、デコーダでのスイ ッチング動作が行われないため、スイッチングによる貫 通電流が流れることなく、低消費電力化を達成できる。 【0022】更に、NOP命令では浮動小数点データバ スの入力ラッチ22と出力ラッチ24が更新されないよ うラッチのイネーブル信号EA又はEBを用いて制御さ れるため、NOP命令が連続すると、デコードの制御信 号CAとCBが一定となり、ラッチはスイッチングを行 わない。また、データパスの入出力ラッチが更新されな いため、データバスの入出力データInBとOBは不変 となる。このとき、入力データと制御信号が変化しない ので、データバス部でスイッチングを行わず、低消費電 力化が可能となる。

【0023】図2では、図1の命令キャッシュからCP Uに出力される命令コード列の一例を示している。図示 された命令コード列を用いて浮動小数点命令レジスタに 接続される命令無効化回路の動作を示す。図2の命令コ ード列では、整数命令(CPU命令)と浮動小数点演算 命令(FPU命令)が混在している。命令キャッシュか らは図示された如く、CPU命令とFPU命令とが混在 した状態で順次CPUに送られてくる。上述した命令無 効化回路は、命令キャッシュから送られてくる図2に示 している命令コード列の中から、FPUに無関係な命令 を無効NOP命令に置き換える。置き換えられた命令コ ード列を図3に示している。つまり、図1のCPU命令 レジスタ10には図2に示されている命令コード列が入 力され、図1のFPU命令レジスタ11には図3の命令 コード列が入力されることとなる。図2の命令コード列 の1番目、4番目のFPU命令はそのままFPU命令レ ジスタに出力され、他のCPU命令は均一なNOP命令 に置き換えられFPU命令レジスタに出力される。

【0024】図4には、入力された命令を処理する命令無効化回路の具体的な構成例を示す。命令キャッシュから送られてくる命令のそれぞれが図示されている命令コードのフォーマットで記載されているとする。命令コード内の2つの斜線部分のそれぞれが、条件Aと条件Bとであると仮定する。命令無効化回路に命令コード401が入力された場合、2つの斜線部分が条件A及び条件Bをあると仮定する。命令無効化回路に命令コード401が下PU命令である。比較器出力をANDゲート404により論理和することで、入力された命令コード401がFPU命令であるか否かを判定する。条件A及び条件Bとが共に成立た時はセレクタ405で命令無効化回路に入力された命令コード401が選択され、命令無効化回路の出力としてFPU命令レジスタに出力される。条件A及び条件B

が成立しない時は、入力された命令がFPUには関係の 無い命令と判断され、命令無効化回路はFPU命令レジ スタに対してNOP命令を出力する。一方、命令フォー マットによっては、命令コードの1ピットの参照で、F PU命令かどうか判定できる場合がある。この場合は図 4の比較器が不要であり、FPU命令であるか否かを示 す1ピットをセレクタの制御信号とすることで、命令無 効化回路が構成できる。命令を処理する無効化回路の構 成については、マイクロプロセッサの命令コードの中 の、FPUを制御する命令の形態によって拘束されるこ ととなるが、本発明の趣旨を逸脱しない範囲で様々な変 更例が考えられる。

【0025】ところで、本実施形態では、命令無効化回路が命令キャッシュと命令レジスタとの間に形成されているが、特に制限される訳ではない。例えば、命令無効化回路を浮動小数点デコーダの中に形成することも可能である。この場合、図1の無効化回路9は浮動小数点デコーダ19の中に形成されることとなる。この場合も無効化回路は、デコードに先立って、命令コード401の所定ビットをもとに、デコードに入力された命令がFPU命令であれば入力された命令をデコードしてFPUでの演算を行う。一方、所定ビットにより、入力された命令がFPU命令では無いと判断した場合は、命令デコード手段に対してNOP命令を出力する。

【0026】図5にタイミングチャートを用いて、図1 の命令無効化回路による浮動小数点演算ユニットの電力 削減機構を示す。命令キャッシュからフェッチされる命 令列は図2と同一とする。まず、浮動小数点命令での動 作を説明する。浮動小数点無効化回路の入力をIA、出 力をIBとする。無効化回路によって、CPU命令はN OP命令に置き換えられ、FPU命令はそのまま出力さ れるので、IBは図3と同じ命令列となる。FPU命令 レジスタ11はIBを入力とし、命令コードICを出力 する。ICがFPU1命令のとき(time=3:図5 の3)、浮動小数点デコーダ19は、浮動小数点レジス タ、浮動小数点データバス回路でFPU1演算を行うよ うtime=3で制御信号CAとしてFPU1命令用制 御信号fpu_contlを出力する。制御信号CAが fpu_contlのとき、time=3で浮動小数点 レジスタ21から入力データinput1が読み出さ れ、ラッチ22に出力される。また、浮動小数点データ パス制御信号CBは、制御信号ラッチ20でラッチされ た後、FPU1命令用制御信号fpu_cont1が出 力される。浮動小数点のデータパスの入力ラッチ22の イネーブル信号EA=1と出力ラッチ24のイネーブル 信号EB=1となることから、time=4で入力In Bがinput1で、浮動小数点データパス回路でFP U1演算が行なわれ、出力ラッチ24で結果outpu t1をラッチし、time=5でOBとして出力する。

【0027】次に、FPUにおけるCPU命令での動作 を説明する。浮動小数点無効化回路の入力をIA、出力 をIBとすると、図3と同様にIBではCPU命令がN OP命令に置き換わる。浮動小数点命令レジスタ11は IBを入力とし、命令コードICを出力する。ICがN OP命令のとき(time=5)、浮動小数点デコーダ 19は制御信号CAとして、演算を行なわない制御信号 cont_NOPをtime=5で出力する。制御信号 CAにより浮動小数点レジスタファイル21からInA が読み出され、ラッチ22の入力となる。制御信号CA が cont_NOPのとき、NOP命令の命令コードか らレジスタ値が読み出され、入力値はInput_NO Pとなる。浮動小数点データパスの入力ラッチ22のク ロック信号はCPGからのCLK2とイネーブル信号E AとのANDとなり、演算に無関係なラッチは更新され ない。NOP命令の場合は制御信号CAがcont_N OPでEA = 0となり、ラッチ22出力すなわちIn Bは更新されない。

【0028】つまり、NOP命令の場合(time=6 ~9)、ラッチ22の出力InBは、FPU1命令と同 「じくinput1である。ラッチ20は常に更新される ·ため、浮動小数点データパス制御信号CBは、NOP命 令の場合cont_NOPを出力する。浮動小数点デー タパス回路23は入力はInB、制御信号はCBなの で、入力はinput1であり、time=4のFPU 1命令と共通であるが、制御信号が f p u _ c o n t 1 からcont_NOPと異なるため、出力OAはtim $e=6\sim9$ でoutput1*となる。浮動小数点デー タパスの出力ラッチ24のクロック信号はCLK1とイ ネーブル信号EBとのANDなので、浮動小数点データ パス入力ラッチ22と同様に、演算に無関係なラッチは 更新されない。NOP命令中は、time=6~9でE B=0で更新されずラッチ24の出力OBはoutpu t 1で不変である。

【0029】以上のようにCPU命令が連続すると、無効化回路で連続するNOP命令に置き換えられ、浮動小数点データバス入力InBとデータバス制御信号CBが一定となり、データバス回路のスイッチングが行なわれない。また、浮動小数点デコーダ入力ICが一定となり、浮動小数点デコーダと浮動小数点レジスタのスイッチングが行なわれない。このため、データバス回路、浮動小数点デコーダと浮動小数点レジスタの消費電力を削減することができる。FPU命令とCPU命令が交互に並ぶ場合でも、浮動小数点データバス入出力ラッチ22、24のスイッチング回数が減少し、消費電力が削減される。

【0030】本発明の命令無効化回路は、命令レジスタの前段に置けばよく、FPUの内部を変更することがない。

【0031】図6には、本発明の別の実施形態を示して

いる。ここでの実施形態では、命令無効化回路を図1の デコード方式に換えて、無効制御レジスタによる構成と している。具体的には、浮動小数点演算ユニット(FP U:Floating Point Unit) を持つマ イクロプロセッサについて、無効制御レジスタを用いた 命令無効化回路による浮動小数点演算ユニットの電力削 減機構の構成をとっている。図6に示す実施例の特徴と するところは、図1に示す構成に対して、モジュール単 位で有効/無効を決定する無効制御レジスタを備え、無 効化回路を制御することにある。無効制御レジスタ51 に無効(1)と設定されたモジュールの命令コード無効 化回路9をアクティブにする。無効制御レジスタをソフ トウェアで書き換えられるようにすれば、ソフトウェア でモジュール単位で命令コード無効化を設定できる。図 1の実施形態と図6の実施形態との相違点は、図1の実 施形態がFPUモジュールに無関係な命令を検出し、モ ジュールに無関係な命令をNOP命令に置き換え、命令 レジスタの入力とするのに対し、図6の実施形態では、 無効制御レジスタに無効と設定されたモジュールは命令 コードを無条件にNOP命令に置き換え、命令レジスタ の入力とすることである。

【0032】図7には、図6の実施形態の命令無効化回 路の構成例を示す。命令キャッシュより命令コード70 2を入力、無効制御レジスタ701出力をセレクタ制御 信号とし、無効制御レジスタでモジュールが無効(1) と設定された場合、セレクタ703でNOP命令が選択 され、モジュールが有効(0)と設定された場合、命令 コードが選択され、命令無効化回路出力704となる。 他の回路構成は図1と同様であり、タイミングチャート は図5と同様である。図6の実施形態は、図1の実施形 態に対し、命令無効化回路は簡易となるが、無効命令レ ジスタを変更するためのオーバーヘッドが増加する。も ちろん、図6の実施形態と図1の実施形態とを組み合わ せた構成とすることも可能である。具体的には、無効制 御レジスタでモジュールを無効と設定した場合は、図6 の実施形態の如く、無条件にNOP命令を対象のモジュ ールに出力する。一方、無効制御レジスタでモジュール を有効と設定した場合も、図1の実施形態の如く、対象 となるモジュールに関係のない命令に関してはNOP命 令を対象となるモジュールに出力する。この構成であれ ば回路構成は複雑となるが、きめの細かい低消費電力制 御が可能となる。

【0033】図8には、本発明の第三の実施形態として、コプロセッサ71を持つマイクロプロセッサを示している。図8に示す実施例の特徴とするところは、図1に対して、CPUモジュール内にコプロセッサ用デコーダ19を備えていることである。無効化回路は、コプロセッサ71と無関係な命令をNOP命令に置き換え、コプロセッサ用のデコーダに出力する。コプロセッサに関係の無い命令、つまりNOP命令が連続することで、デ

コーダの消費電力は削減される。更に、コプロセッサ回路62の制御信号を一定とし、コプロセッサのラッチ61を更新しないことで、ラッチ61のスイッチング回数が減少し、電力を削減することも可能である。コプロセッサ用無効化回路は図4と同様に構成できる。本実施形態は、コプロセッサモジュールの中に命令のデコーダを設けていないため、IPとしてコプロセッサを導入する際、第1の実施形態に比べて、IPの選択の幅が広がる。

【0034】図9には本発明の第四の実施例を示す。図9に示す実施例の特徴とするところは、コプロセッサ71を持つ図8のマイクロプロセッサに対して、モジュール単位で有効/無効を決定する無効制御レジスタを備え、無効化回路を制御することである。無効化回路は図7と同様に構成できる。図8に対して命令無効化回路は簡易となるが、無効命令レジスタを変更するためのオーバーヘッドが増加する。

【0035】図10には別の実施形態を示している。上 述した何れの実施形態においても、無効化回路は、NO P命令を出力するとしているが、命令としてのNOP命 令でなくても可能である。 具体的には、レジスタ11に 供給されるクロックを停止させることで達成することも 可能である。NOP命令を出力する代わりに、レジスタ 11のクロック供給を停止したとしても、デコーダに供 給される命令は変化しなくなる。つまり、無効化回路に 入力された命令がFPUに無関係な命令であった場合、 制御回路に対して制御信号を出力する。制御回路は、前 記制御信号が入力されることで、レジスタ11に供給さ れるクロックを停止する。それにより、デコーダに供給 される命令は固定され、デコーダ内でのスイッチング回 数は減少し、デコーダでの消費電力は削減される。その 際、NOP命令がデコーダに入力された場合にはクロッ クの供給が停止されるレジスタ20,22,24に対し て、NOP命令がデコーダに供給されたのと同じ状態に するため、レジスタ20、22、24に供給するクロッ クを停止させることも可能である。これにより、レジス タ20,22,24での消費電力の低減が可能となる。 制御回路は、CPG18とレジスタ及び各ラッチとの間 に設けられている。制御回路は、FPUモジュール側に 設けているが、勿論CPU側に設けることも可能であ る。

【0036】更に、図示はしていないが、更なる実施形態も可能である。例えば、FPUとは無関係な命令がFPUに入力された場合、デコーダに供給する命令を遮断することも可能である。具体的には、デコーダの前段に遮断回路を設け、FPUとは無関係な命令が無効化回路に入力された場合、遮断回路によりデコーダとレジスタ或いはレジスタと無効化回路とを開放する方法も考えられる。この方法だと、より確実にデコーダの動作を停止させることが可能となる。更に、前記遮断回路を命令レ

ジスタの手前に設けることで、命令レジスタでの消費電 力も削減できる。また、本実施形態では、命令の一つと してのNOP命令に特筆しているが、命令としてのNO Pに特定される訳ではない。例えば、FPU命令とは無 関係な命令が無効化回路に入力された場合、選択手段に より、全てが"1"のコードをデコーダに供給すること も可能である。この場合も、デコーダでのスイッチング 回数は削減され、デコーダでの消費電力低減が可能とな る。勿論、"1"以外に"0"も可能であるし、その他 の特定のコードでも可能である。また、FPUの命令コ ードを参照して、FPU以外の命令が入力された場合に デコードを固定する際、スイッチング回数が最も削減さ れるコードをシミュレーション等で計算し、そのコード を無効化回路によってデコーダに供給することも可能で ある。この方だと、デコーダでの電力削減効果がより大 きくなる。

【0037】上述した実施形態においては、命令無効化 回路をコプロセッサのデコーダ前、具体的にはFPUモ ジュール側に設けているが、無効化回路をCPU側のデ コーダの前段に設けることも可能である。これにより、 CPUに無関係の命令つまりコプロセッサ命令によりコ プロセッサが処理している間、CPU命令レジスタに対 してNOP命令を供給することが可能となり、CPUの 整数デコーダでのスイッチング回数を削減でき、CPU の消費電力削減を実現することも可能となる。併せて、 CPU側のデータパスのラッチを固定することで一層の 電力削減効果が期待できる。また、上述の方法とコプロ セッサのデコーダのデコードを停止させる方法とを組み 合わせることで更なる電力削減が可能となる。また、複 数のCPUと複数のコプロセッサとの組合せにより構成 されたマイクロプロセッサにおいて、複数存在する命令 デコーダに、本発明の無効化回路を設けることで、それ ぞれの処理装置の電力削減が可能となり、全体としての 電力削減が達成できる。また、単一のCPUについても 本発明を応用することは可能である。

【0038】また、本実施形態では、NOP命令等が連続することで、デコーダでのスイッチングを停止さることを記載しているが、処理装置に無関係な命令が入力される場合に比べてスイッチングの回数が減少する場合に比べてスイッチングの回数が減少する場合である。演算器に関係の無い命令が連続して無効化回路に入力された場合、一つ目の命令をNOP1命令へ、2つ目の命令をNOP2命令へ、3つ目の命令をNOP3へと変換し、4つ目の命令を再びNOP1命令をNOP3へと変換し、4つ目の命令を再びNOP1命令をNOP3へと変換させる等の方法により、デコーダの少しのトランジスタを動作させたとしても、それらの命令により、無関係な命令がデコーダに入力され場合に比べて電力削減の効果が期待できる。つまり、前述した命令も、実質的に本明細書で記すNOP命令であると考えられる。勿論、前述したNOP命令に準ずる"1"、"0"或いは、コプロセッサの命令を基に決定された命令など

の固定された命令についても同じである。

【0039】以上、本発明の具体的な実施形態を述べてきたが、それらに制限される訳ではない。デコーダでの電力削減との本発明の思想を逸脱しない範囲で様々な実施形態が考えられる。

【0040】更に、上記に示したマイクロプロセッサを、携帯電話やPDA、モバイルコンピュータなどの、電池で駆動される場面のある携帯電子機器に搭載することで、携帯電子機器の消費電力が低減され、電池の使用可能時間が延び、携帯電子機器の利便性が向上する。 【0041】

【発明の効果】以上説明したように、FPUを持つマイ クロプロセッサにおいて、本発明の無効化回路によっ て、FPUと無関係な命令列を均一なNOP命令等に置 き換えてFPUに供給する。これにより、FPUと無関 係な命令の場合、NOP命令がFPUの命令デコーダに 供給され、浮動小数点デコーダを構成しているトランジ スタのスイッチング回数を削減し、消費電力の低減化が 実現できる。同様に、コプロセッサを持つプロセッサに おいて、本発明の無効化回路によりコプロセッサの消費 電力を低減できる。CPUにおいても、CPU命令デコ ーダの前段に命令無効化回路を備えることにより、CP Uと無関係な命令、例えば浮動小数点演算命令をNOP 命令に置き換えることができ、同様の理由で、CPUの 命令デコーダで消費電力を削減できる。これらの命令無 効化回路は、FPUあるいはコプロセッサの内部を変更 する必要のない付加回路で構成することも可能である。 新規設計の検証工数を削減するだけでなく、既存回路に も適用が可能である。

【004·2】更に、上記マイクロプロセッサを携帯情報機器等のマイクロプロセッサシステムに組み込むことで、携帯電子機器等の低消費電力化が可能である。

【図面の簡単な説明】

【図1】本発明の第一の実施例を示す低電力マイクロプロセッサの構成図である。

【図2】本発明の無効化回路の入力となる命令列を示す図である。

【図3】本発明の無効化回路の出力となる命令列を示す図である。

【図4】本発明の無効化回路の構成図である。

【図5】図1に示す構成のタイミングチャート図である。

【図6】本発明の第二の実施例に係わる無効制御レジスタを用いた無効化回路を有する低電力マイクロプロセッサの構成図である。

【図7】本発明の無効制御レジスタを用いた無効化回路の構成図である。

【図8】本発明の第三の実施例に係わる無効化回路を有する低電力マイクロプロセッサの構成図である。

【図9】本発明の第四の実施例に係わる無効制御レジス

タを用いた無効化回路を有する低電力マイクロプロセッ サの構成図である。

【図10】本発明の第5の実施例に係わる無効化回路を有する低電力マイクロプロセッサの構成図である。

【符号の説明】

101:マイクロプロセッサ

1:CPU, 2:FPU

3:メインメモリ、4:データパス、5:アドレスパ

ス、6:BIU

7:データキャッシュ、8:命令キャッシュ

9:命令無効化回路

10: CPU用命令レジスタ、11: FPU用命令レジ

スタ

12:整数デコーダ、13:整数デコーダ用ラッチ、1

4:整数レジスタファイル、15:ALU入力ラッチ、

16:ALU

17:ALU出力ラッチ

18:CPG

19:浮動小数点デコーダ

20:浮動小数点デコーダ用ラッチ、21:浮動小数点

レジスタファイル

22:浮動小数点データパス入力ラッチ:

23:浮動小数点データバス回路

24:浮動小数点データパス出力ラッチ

51,701:無効制御レジスタ

61:コプロセッサ用ラッチ

62:コプロセッサ回路

71:コプロセッサ

401,702:命令コード


402,403:比較器

404 : ANDゲート

405,703:2入力セレクタ

406,704:無効化回路出力。

【図1】



1


[図2]

[図3]

₩2


四3

1 FADD FRO, FR1: FPU命令1 2 ADD RO, R1 : CPU命令1 3 SUB R2, R3 ; CPU命令2 4 FDIV FR2, FR3 ; FPU命令2 5 SHAD R4, R5 : CPU命令3 6 OR R6, R7 : CPU命令4




[図4]

図4




[図7]

図フ




[図5]


図5




【図6】




[図8]



[図9]



[図10]



フロントページの続き

(72)発明者 中野 定樹

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 津野田 賢伸

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(72) 発明者 西井 修

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

Fターム(参考) 5B013 DD03 DD05

5B022 AA05 CA01 CA03 CA07 CA08

DA02 DA06 EA03 FA09 FA10

5B033 AA05 AA14 BA05 BB04 BC01

DD05